KPA XML 문서 페이지 1 / 1

(19)KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication

1020020092486 A

number: (43)Date of publication of application:

12.12.2002

(21)Application number: 1020010031123

(71)Applicant:

SAMSUNG SDI CO., LTD.

(22)Date of filing:

04.06.2001

(72)Inventor:

CHOI, HAK GI

JUNG, NAM SEONG

KIM, JUN GU LEE, SEONG CHAN

(51)Int. CI

G09G 3/28

(54) METHOD FOR RESETTING PLASMA DISPLAY PANEL TO IMPROVE CONTRAST

(57) Abstract:

PURPOSE: A method for resetting a plasma display panel to improve a contrast is provided to enhance the contrast of the plasma display panel and form wall charges in display cells selected by an addressing process.

CONSTITUTION: The first reset process(t1-t2) is performed to boost a voltage applied to the first display electrode lines to the first voltage(VBX). The second reset process(t2-t3) is performed to boost a voltage applied to the second display electrode lines

to the second voltage(VBYP) and the voltage applied to the first display electrode lines to the first voltage (VBX). At this time, the second voltage(VBYP) is higher than the first voltage(VBX) and the third voltage (VBF) is lower than the first voltage(VBX). The third reset process(t3-t4) is performed to maintain the voltage applied to the first display electrode lines at the first voltage(VBX) and lower the voltage applied to the second display electrode lines to the fourth voltage(VG). At this time, the fourth voltage(VG) is less than the third voltage(VBF).

© KIPO 2003

Legal Status

Date of request for an examination (20010604) Final disposal of an application (registration) Date of final disposal of an application (20030529) Patent registration number (1003889120000) Date of registration (20030612)

특 2002-0092486

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷ 6096 3/28	(11) 공개번호 특2002-0082486 (43) 공개일자 2002년12월12일
(21) 출원번호 (22) 출원일자	10-2001-0031123 2001년06월04일
(71) 출원인	삼성에스디아이 주식회사
(72) 발명자	경기 수원시 팔달구 산동 575번지 김준구
	경가도성남시분당구구미동211대림아파트109동203호
	최학기
	서울특별시동작구사당1동1025-18호
	미성찬
	서울특별시서초구양재1동7-20번지삼용빌라301호
	정남성
(74) 대리인	충청남도천안시성성동그린피아? 이영필, 이해영
실사경구 : 있음	

(54) 몬트라스트 향상을 위한 즐라즈마 디스플레이 페널의리셋팅 방법

全全

본 발명에 따른 플라즈마 디스플레이 패널의 리셋팅 방법은 3 리셋 단계들을 포함한다. 제1 리셋 단계에 서는, 제1 디스플레이 전국 라인들에 인가되는 전압이 제1 전압까지 지속적으로 상송된다. 제2 리셋 단계 에서는, 제2 디스플레이 전국 라인들에 인가되는 전압이 제1 전압보다 높은 제2 전압까지 지속적으로 상 송되는 한편, 제1 디스플레이 전국 라인들에 인가되는 전압이 제1 전압보다 낮은 제3 전압까지 지속적으로 상 송되는 한편, 제1 디스플레이 전국 라인들에 인가되는 전압이 제1 전압보다 낮은 제3 전압까지 지속적으로 상송된다. 제3 리셋 단계에서는, 제1 디스플레이 전국 라인들에 인가되는 전압이 제1 전압으로 유지된 상태에서 제2 디스플레이 전국 라인들에 인가되는 전압이 제3 전압보다 낮은 제4 전압까지 지속적으로 하 강된다.

四里星

59

gain

도면의 잔단환 설명

도 1은 통상적인 3-전국 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.

도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.

도 3은 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.

도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전국 라인틀에 대한 통상적인 어드레스-디스틀레이 분리(Address-Display Separation) 구동 방식을 보여주는 타이밍도이다.

도 5는 종래의 리셋팅 방법에 따라 플라즈마 디스즐레이 패널의 전국 라인들에 인가되는 신호들의 파형도이다.

도 6은 도 5의 t3 시점에서의 머느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.

도 7은 도 5의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보며주는 단면도이다.

도 8은 도 5의 구동 신호탑에 상용하며 플라즈마 디스플레이 패널로부터 발생되는 빛의 조도를 보여주는 그래프이다.

도 9는 본 발명의 일 실시예의 리셋팅 방법에 따라 플라즈마 디스플레이 패널의 전국 라인들에 인가되는 신호들의 파형도이다.

도 10은 도 9의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.

도 11은 도 9의 t4 시점에서의 머느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.

도 12는 도 9의 t ~ t3 시간에 대하여 출라즈마 디스쥴레이 패널로부터 발생되는 빛의 조도령 보여주는 그래프이다.

도 13은 도 9의 구동 신호율에 상용하여 클라즈마 디스콜레이 패널로부터 발생되는 빛의 조도를 보여주는 그래프이다.

<도면의 주요 부분에 대한 부호의 설명>

1...즐라즈마 디스플레이 패널,

10...앞쪽 귤라스 기판,

11, 15...유진知会,

12...보호卷,

13...뒤쪽 글라스 기판,

14...방전 공간,

16...현광체,

17...격박,

X., ..., Xn...X 전국 라인,

Y., ..., Yn...Y 전국 라인,

A, ..., Am...어드래스 전국 라인,

Xna, Yna...투명 전극 라인,

Xnb, Ynb...금속 전국 라인,

양., ...SF...서브-필드.

\$,... Y 구동 제머 신호,

Y....접지 전압,

S...X 구동 제머 신호,

S....어드레스 구동 제어 신호,

62...논리 제어부, 63...어드레스 구동부,

64...X 구동부,

65...Y 구동부,

66...영상 처리부.

발명의 상세환 설명

요영의 목적

整80 今奇七 기술 및 그 분야의 중계기술

본 발명은, 클라즈마 디스플레이 패널의 리셋팅 방법에 판한 것으로서, 보다 상세하게는, 3-전국 면방전 구조의 클라즈마 디스플레이 패널의 최소 구동 주기인 단위 서브필드에서 최초로 수행되어, 모든 디스튬 레이 셀룰의 전하물의 분포가 균일해짐과 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 하는 리 셋팅 방법에 관한 것이다.

도 1은 통상적인 3-전국 면방전 방식의 출라즈마 다스올래이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 햄의 예를 보여준다. 도 1 및 2를 참조하면, 행상적인 면방전 종라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판을(10, 13) 사이에는, 머드레스 전국 라인쥴(A, A, ..., 사이에는, 마드레스 전국 라인쥴(A, A, ..., A, ...,

어드레스 전국 라인튬(Ai, Ac, ..., Au)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체출(15)은 어드레스 전국 라인쥴(Ai, ..., Au)의 앞쪽에서 전면(全面) 도포된다. 하부유전체출(15)의 앞쪽에는 격복(17)둘이 어드레스 전국 라인쥴(Ai, ..., Ac)과 평향한 방향으로 형성된다. 이 격복(17)줄은 각 디스튬레이 설의 방전 영역을 구확하고 각 디스튬레이 설 사이의 광학적 간섭(crosstalk)를 방지하는 기능을 한다. 형광체(16)는, 격복(17)둘 사이에 도포된다.

X 전극 라인윱(X,, ..., X,)과 Y 전극 라인윱(Y,, ..., Y,)은 어드레스 전극 라인율(A,, ..., A,)과 적교되도록 앞족 글라스 기판(10)의 뒤족에 일정한 파턴으로 형성된다. 각 교차점은 상용하는 디스플레미 셀출 성정한다. 각 X 전극 라인(X,, ..., Xn)과 각 Y 전극 라인(Y,, ..., Y,)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 X,, Y,,)과 전도도를 높이기 위한 금속 전극 라인(도 2의 X,, Y,,)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인물(X,, ..., X,)과 Y 전극라인룝(Y,, ..., Y,)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패넓(1)을 보호하기 위한 보호송(12) 예품 들어, 일산화마그네슘(MsO)총은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 클라즈마 험성용 가스가 임병된다.

도 3은 도 1의 클라즈마 디스플레이 패널(1)의 통상적인 구동 장치를 보여준다. 도 3을 참조하면, 클라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(66), :제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포합한다. 영상 처리부(66)는 외부: 아남로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 매출 할어, 각각 8 비트의 적석(R), 녹색(6) 및 청색(B) 영상 데이터, 움릭 신호, 수직 및 수평 동기 신호출을 발생시킨다. 제머부(62)는 영상 처리부(66)로부터의 내부 영상 신호에따라 구동 제머 신호름(S, S, S, S)를 발생시킨다. 머드레스 구동부(63)는, 제머부(62)로부터의 구동 제머 신호름(S, S, S)증에서 어드레스 신호(S)를 처리하여 표시 데미터 신호출 발생시키고, 발생된 표시 데이터 신호를 어드레스 전국 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제머 신호름(S, S, S, S)중에서 X 구동 제머 신호(S,)를 처리하여 X 전국:라인물에 인가한다. Y 구동부(65)는

제어부(62)로부터의 구동 제어 산호를(S., S., S.)중에서 Y 구동 제어 산호(S.)를 처리하여 Y 진국 라인줄 에 인가한다.

도 4는 도 1의 출라즈마 디스쥴레이 패널의 Y 전국 라인뮬에 대한 통상적인 어드레스-디스듈레이 분리(Address-Display Separation) 구동 방식을 보며준다. 도 4를 참조하면, 단위 프레임은 시분할 계조표시를 실현하기 위하여 8 개의 서브필드쥴(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 유지방전 주기(S1, ..., S8)로 분할된다.

각 머드레스 주기(A1, ..., A8)에서는, 어드레스 전국 라인튩(도 1의 A,, ..., A,)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전국 라인(도 1의 Y,, ..., Y,)에 상용하는 주사 쩔스가 순차적으로 인기된다. 이 에 따라 주사 펄스가 인가되는 동안에 높은 레벌의 표시 데이터, 신호가 인가되면 상용하는 방진설에서 머 드레스 방전에 의하며 벽진하들이 형성되며, 그렇지 않은 방진설에서는 벽전하믍이 형성되지 않는다.

각 유지방전 주기(S1, ..., S8)에서는, 모든 Y 전국 라민들(Y, ..., Y,)과 모든 X 전국 라민들(도 1의 X, ..., X,)에 유지방전용 필스가 교호하게 인가되어, 상용하는 어드레스 주기(A1, ..., A6)에서 박전하물이 형성된 방진샐들에서 표시 방진을 일으킨다. 따라서 플라즈마 디스플레미 패널의 휘도는 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 유지방전 주기(S1, ..., S8)의 길이는 265T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경무를 포함하며 256 계조로써 표시할 수 있다.

대기서, 제1 서브필드(SF1)의 유지방전 주기(S1)에는 2°에 상용하는 시간(1T)이, 제2 서브필드(SF2)의 유지방전 주기(S2)에는 2°에 상용하는 시간(2T)이, 제3 서브필드(SF3)의 유지방진 주기(S3)에는 2°에 상용하는 시간(8T)이, 제4 서브필드(SF4)의 유지방전 주기(S4)에는 2°에 상용하는 시간(8T)이, 제5 서브필드(SF5)의 유지방전 주기(S5)에는 2°에 상용하는 시간(16T)이, 제6 서브필드(SF6)의 유지방전 주기(S6)에는 2°에 상용하는 시간(32T)이, 제7 서브필드(SF7)의 유지방전 주기(S7)에는 2°에 상용하는 시간(32T)이, 제7 서브필드(SF7)의 유지방전 주기(S7)에는 2°에 상용하는 시간(32T)이, 그리고 제8 서브필드(SF8)의 유지방전 주기(S8)에는 2°에 상용하는 시간(128T)이 각각 설정된 다.

이에 따라, 8개의 서브립드출중에서 표시할 서브립드출 적절히 선택하면, 어느 서브립드에서도 표시되자 그 생기 그 분인 그 그 않는 이(영) 계조를 포함하며 모두 256 계조의 표시가 수행될 수 있음을 알 수 있다.

위와 같은 클라즈마 디스클레이 패널의 구동 방식에 있어서, 각 어드레스 주기(A1, ..., A8)에서는, 모든 포스트라드 디스클레이 설률의 전하들의 분포가 균임해짐과 동시에 다음 단계에서 수행될 어드레싱에 적합해지도록 하는 리셋팅이 수행된다.

도 5는 종래의 리셋팅 방법에 따라 돌라즈마 디스플레이 패넓의 전국 라인플에 인가되는 신호들의 파형을 보여준다. 도 6은 도 5의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 8은 도 5의 구동 신호롭에 상용, 사기 하여 플라즈마 디스플레이 패넓로부터 발생되는 빛의 조도(3.)를 보여준다.

도 5에 도시된 바와 같은 중래의 리첫링 방법은, 2000년 일본 공개 특허 공보 제214,823호와 등 제242,224호에 교시되어 있다. 도 5에서, 참조 부호 Su는 모든 Y 전국 라인를(도 1의 Yu, ..., Yu)에 인기되는 구동 신호를, Su는 모든 X 전국 라인들(도 1의 Xu, ..., Xu)에 인기되는 구동 신호를, 그리고 Su는 모든 어드레스 전국 라인들(도 1의 Au, ..., Au)에 인기되는 구동 신호를 가리킨다.

도 5 내자 6을 참조하면, 제1 리셋 단계(t1 ~ t2)에서는, 제1 디스뮬레이 전국 라인플로서의 X 전국 라인플(X1, ..., X2)에 인가되는 전압을 제4 전압으로서의 접지 전압(V2)으로부터 제1 전압(V3) 예를 끌어, 190 분트(Y)까지 지속적으로 상승시킨다. 며기서, 제2 디스뮬레이 전국 라인플로서의 Y 전국 라인플(Y1, ..., Y2)과 머드레스 전국 라인돌(A1, ..., A2)에는 접지 전압(Y2)이 인가된다. 이에 따라, X 전국라인뮬(X1, ..., X2)과 Y 전국 라인돌(Y1, ..., Y2) 사이, 및 X 전국 라인플(X1, ..., X2)과 머드레스 전국라인뮬(X1, ..., X2)과 마드레스 전국라인뮬(X1, ..., X2)과 마드레스 전국라인뮬(X1, ..., X2)과 아드레스 전국라인뮬(X1, ..., X2) 주위에 제2 국성 즉, 음국성의 벽진하줄이 형성된다.

제2 리셋 단계(t2 ~ t3)에서는, Y 전국 라인물(Y₁, ..., Y_n)에 인가되는 전압이 제1 전압(Y_n,)보다 약간 낮은 제5 전압(Y_{nn}) 예쁠 들어, 180 볼트(Y)부터 제1 전압(Y_n,)보다 훨씬 더 높은 제2 전압(Y_{nn}) 예쁠 들어, 400 볼트(Y)까지 지숙적으로 상승된다. 여기서, X 전국:라인물(X₁, ..., X_n)과 어드래스 전국라인물(A₁, ..., A_n)에는 접지 전압(Y_n)이 인가된다. 아에 따라, Y 전국 라인물(Y₁, ..., Y_n)과 X 전국 라인물(X₁, ..., X_n) 사이에 약한 방전이 일어나는 한편, Y 전국 라인물(Y₁, ..., Y_n)과 어드레스 전국라인물(X₁, ..., X_n) 사이에 더욱 약한 방전이 일어나다. 여기서, Y 전국 라인물(Y₁, ..., Y_n)과 머드레스 전국라인물(A₁, ..., A_n) 사이의 방전되다 Y 전국 라인물(Y₁, ..., Y_n)과 X 전국라인물(X₁, ..., X_n) 사이의 방전이 더 강해지는 이유는, 제1 라셋 단계(t1 ~ t2)의 수형에 의하여 X 전국라인물(X₁, ..., X_n) 주위에 움국성의 벽전하물이 형성되어 있기 때문이다. 미에 따라, Y 전국라인물(Y₁, ..., Y_n) 주위에는 움국성 벽전하물이 형성되고, X 전국라인물(X₁, ..., X_n) 주위에는 제1 국성 즉, 정국성의 벽전하물이 형성되다, 어드레스 전국라인물(A₁, ..., X_n) 주위에는 정국성의 벽전하물이 형성되다, CE리는 (X 등 참조).

제3 리셋 단계(t3 - t4)에서는, X 전국 라인쁄(X₁, ..., X_a)에 인가되는 전압이 제1 전압(Y_a.)으로 유지된

상태에서, Y 전국 라인읍(Y,,..., Y_a)에 인가되는 전압이 제5 전압(Y_a))으로부터 접지 전압(Y_a)까지 지속적으로 하강된다. 여기서, 어드레스 전국 라인들(A,,...,A_a)에는 접지 전압(Y_a)이 인가된다. 이에 따라, X 전국 라인을(X₁,...,X_a)과 Y 전국 라인을(Y,,...,Y_a) 사이의 약한 방전으로 인하며, Y 전국라인물(Y,,...,Y_a) 주위의 음국성의 복전하물의 일부가 X 전국 라인뮬(X₁,...,X_a) 주위로 이동한다(도 7 참조). 여기서, 어드레스 전국 라인물(A₁,...,A_n)에는 접지 전압(Y_a)이 인가되므로, 어드레스 전국 라인물(A₁,...,A_n) 주위의 정국성의 복전하품이 약간 중가한다.

이에 따라, 이어지는 어드레싱 단계에서, 선택된 어드레스 전국 라인물(A,, ..., A,)에 정국성의 표시 데이터 신호가 인가되고, Y 전국 라인물(Y,, ..., Y,)에 부국성의 주사 신호가 순차적으로 인가팀에 따라, 원활한 머드레싱이 수행될 수 있다.

하지만, 위와 같은 중래의 리셋팅 방법에 의하면, 제1 리셋 단계(t) ~ t2)의 수행에 의하여 X 전극 라인물(X,, ..., X,) 주위에 움극성의 벽전하물이 형성되어 있음에도 불구하고, 제2 리셋 단계(t2 ~ t3)에서 X 전극 라인물(X,, ..., X,)과 머드레스 전극 라인물(A,, ..., A,)에 동일한 접지 전압(Y,)이 인가된다. 이에 따라, 다음과 같은 문제점률이 있다.

첫째, 제2 리셋 단계(t2 ~ t3)에서, Y 진극 라인뮬(Y,, ..., Y_{*})과 X 진극 라인쥴(X,, ..., X_{*}) 사미에 불 필요하게 강한 방전이 일어나서, 출라즈마 표시 패널의 콘트라스트를 저하시킨다. 이에 따라, X 진극 라 인쥴(X,, ..., X_{*}) 주위에 불필요하게 많은 정극성의 전하률이 형성되므로, 제3 리셋 단계(t3 ~ t4)에서 도 Y 진극 라인듈(Y,, ..., Y_{*})과 X 진극 라인쥴(X,, ..., X_{*}) 사미에 불필요하게 강한 방진이 일어나서, 클라즈마 표시 패널의 콘트라스트를 더욱 저하시킨다(도 8 창조):

물째, 제2 리셋 단계($t2 \sim t3$)에서, Y 전국 리인출(Y_1, \ldots, Y_n)과 어드레스 전국 라인물(A_1, \ldots, A_n) 사이의 방전이 상대적으로 약화되어, 어드레스 전국 라인출(A_1, \ldots, A_n) 주위에 형성되는 정국성의 복진하물이 부족하다(도 6 참조). 이에 따라 어드레스 전국 라인출(A_1, \ldots, A_n) 주위에 최종적으로 형성되는 정국성의 복진하물도 부족하므로(도 7 참조), 이어지는 어드레싱에 의하여 선택된 디스톨레이 셀플에서 충분한 복진하물이 형성되지 못한다.

基础的 OI导고자하는 기술적 承用

본 발명의 목적은, 중라즈마 표시 패널의 콘트라스트를 높이고, 어드레싱에 의하며 선택된 디스플레이 셈 월에서 충분한 복진하읂이 형성되게 할 수 있는 중라즈마 디스튬레이 패널의 리셋팅 방법을 제공하는 것 이다.

열명의 구성 및 작용

상기 목적출 미루기 위한 본 발명은, 서로 대향 미격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판를 사이 에 제1 및 제2 디스플레미 전국 라인클미 서로 나란하게 형성되고, 어드레스 전국 라인률이 상기 제1 및 제2 전국 라인물에 대하며 직교하게 형성된 플라즈마 디스플레이 패널의 리셋팅 방법으로서, 3 리셋 단계 물출 포함한다.

상기 제1 리셋 단계에서는, 상기 제1 디스클레이 전국 라인플에 인가되는 전압이 제1 전압까지 지속적으로 상승된다.

상기 제2 리셋 단계에서는, 상기 제2 디스플레이 전국 라인플에 인가되는 전압이 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승되는 한편, 상기 제1 디스플레이 전국 라인뮬에 인가되는 전압이 상기 제1 전압보다 낮은 제3 전압까지 지속적으로 상승된다.

상기 제3 리셋 단계에서는, 상기 제1 디스플레이 전국 라인들에 인가되는 전압이 상기 제1 전압으로 유지된 상태에서 상기 제2 디스플레이 전국 라인들에 인기되는 전압이 상기 제3 전압보다 낮은 제4 전압까지지속적으로 하강된다.

본 방명의 상기 클라즈마 디스튬레이 패널의 리셋팅 방법에 의하면, 상기 제2 리셋 단계에서 상기 제1 디스튬레이 전국 라인큘에 인가되는 전압이 상기 제1 전압보다 낮은 제3 전압까지 지속적으로 상송된다. 이에 따라, 다음과 같은 효과물을 얻을 수 있다.

첫째, 상기 제2 리셋 단계에서, 상기 제1 및 제2 디스플레이 전국 라인ᇙ 사이에 불필요하게 강한 방전이 일어나지 않으므로, 상기 둘라즈마 표시 패널의 콘트라스트가 저하되지 않는다. 또한, 상기 제1 디스플레 이 전국 라인캠 주위에 불필요하게 많은 제1 국성의 전하들이 형성되지 않아, 상기 제3 리셋 단계에서도 상기 제1 및 제2 디스플레이 전국 라인들 사이에 불필요하게 강한:방전이 일어나지 않으므로, 플라즈마 표시 패널의 콘트라스트가 향상됨 수 있다.

둘째, 상기 제2 리셋 단계에서, 상기 제2 디스플레이 전국 라인들과 상기 어드레스 전국 라인물 사이의 방전이 상대적으로 강화되어, 상기 어드레스 전국 라인물 주위에 형성되는 상기 제1 국성의 복전하물이 부족하지 않다. 이에 따라 상기 어드레스 전국 라인물 주위에 최종적으로 형성되는 정국성의 전하물도 부 족하지 않으므로, 이어지는 어드레싱에 의하여 선택된 디스플레이 설품에서 충분한 복전하물이 형성될 수 있다.

바람직하게는, 상기 제2 리셋 단계에서, 상기 제1 디스톨레이 전국 라인쥴이 전기적으로 중로팅 상태가 됨으로써, 상기 제1 리셋 단계에서 상기 제1 디스플레이 전국 라인출 주위에 형성되었던 제1 국성의 벽전 하품의 작용으로 만하며 상기 제1 디스플레이 전국 라인듈에 인가되는 전압이 상기 제3 전압까지 지속적 으로 상승된다. 이에 따라, 상기 제2 리셋 단계에서 소비되는 구동 전력이 절감될 수 있다. 이하, 본 발명에 따른 바람직한 실시에가 상세히 설명된다.

도 9는 본 발명의 일 심시에의 리셋팅 방법에 따라 플라즈마 디스플레이 패널의 전국 라인종에 인가되는 신호물을 보여준다. 도 10은 도 9의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 11은 도 9의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 12는 도 9의 t ~ t3 시간에 대하여 플라즈마 디스플레이 패널로부터 발생되는 빛의 조도를 보여준다. 도 13은 도 9의 구동 신호들에 상용하여 출라즈마 디스플레이 패널로부터 발생되는 빛의 조도를 보여준다.

도 9에서, 참조 부호 S_w는 모든 Y 전국 라인룹(도 1의 Y₁, ..., Y_n)에 인가되는 구동 신호를, S_w는 모든 X 전국 라인쥴(도 1의 X₁, ..., X_n)에 인가되는 구동 신호를, 그리고 S_w는 모든 어드레스 전국 라인풀(도 1의 A₁, ..., A_n)에 인가되는 구동 신호를 가리킨다.

도 9 내지 13을 참조하면, 제1 리셋 단계(t1 ~ t2)에서는, 제1 디스톨레이 전국 라인물로서의 X 전국 라인물(X₁, ..., X_n)에 인가되는 전압을 제4 전압으로서의 접지 전압(V_n)으로부터 제1 전압(V_n) 예를 줄어, 190 봉트(Y)까지 지숙적으로 상승시킨다. 여기서, 제2 디스톨레이 전국 라인플로서의 Y 전국 라인물(Y₁, ..., Y_n)과 어드레스 전국 라인물(A₁, ..., A_n)에는 접지 전압(V_n)이 인가된다. 이에 따라, X 전국라인물(X₁, ..., X_n)과 Y 전국 라인물(Y₁, ..., Y_n) 사이, 및 X 전국 라인물(X₁, ..., X_n)과 어드레스 전국라인물(X₁, ..., X_n) 사이에 약한 방전이 일어나면서 X 전국 라인물(X₁, ..., X_n) 주위에 제2 극성 즉, 음국성의 벽전하물이 형성된다.

재2 리셋 단계(t2 ~ t3)에서는, Y 전극 리인물(Y1, ..., Y2)에 인가되는 전압이 제1 전압(Y2)보다 약간 낮은 제5 전압(Y2)에 예를 들어, 180 볼트(Y)부터 제1 전압(Y2)보다 훨씬 더 높은 제2 전압(Y2) 예를 들어, 400 볼트(Y)까지 지속적으로 상승된다. 여기서, 제2 리셋 단계(t2 ~ t3) 내의 어느 한 시점(t2)으로부터 제2 리셋 단계(t2 ~ t3)의 중료 시점(t3)까지의 시간(t2 ~ t3)에는, X 전극 라인물(X1, ..., X2)에 인가되는 전압이 제5 전압(Y2)보다 낮은 제3 전압(Y2)까지 지속적으로 상승된다. 이 시간(t2 ~ t3)과 제5 전압(Y2)의)은 반복적인 실험에 의하여 최적값으로서 설정함 수 있다. 이와 같은 상승 전압은 X 구동부(도 3의 64)로부터 직접 공급받을 수 있지만, X 구동부(64)의 출력이 모두 전기적으로 플로팅 상태 즉, 높은 임피던스 상태가 될으로써 동일한 효과을 얻을 수 있다. 즉, X 구동부(64)의 모든 ጅ력단물의 상부 및 하부 트랜지스터를을 틴-오프시킴으로써, 제1 리셋 단계(t1 ~ t2)에서 X 전극 라인물(X1, ..., X2) 주위에 형성되었던 정극성의 백전하물의 작용으로 인하여 X 전극 라인물(X1, ..., X2)에 인가되는 전압이 제3 전압(Y2)까지 지속적으로 상승된다. 이에 따라, 제2 리셋 단계(t2 ~ t3)에서 소비되는 구동 전력이 절감될 수 있다. 모든 어드레스 전극 라인물(A1, ..., A2)에는 접지 전압(Y2)이 인가된다.

위와 같은 구동 조건의 제2 리셋 단계(t2 ~ t3)에서는, Y 전국 라인율(Y₁, ..., Y_n)과 X 전국 라인쥴(X₁, ..., X_n) 사이에 상대적으로 약한 방전이 일어나는 한편, Y 전국 라인쥴(Y₁, ..., Y_n)과 머드레스 전국 라인쥴(A₁, ..., A_n) 사이에 상대적으로 강한 방전이 일어난다. 이에 따라, Y 전국 라인쥴(Y₁, ..., Y_n) 주 위에는 음국성 벽전하듈이 많이 형성되고, X 전국 라인쥴(X₁, ..., X_n) 주위에는 제1 국성 즉, 정국성의 벽전하률이 상대적으로 작게 형성되며, 어드레스 전국 라인쥴(A₁, ..., A_n) 주위에는 정국성의 벽전하률 이 상대적으로 많이 형성된다(도 10 참조).

제3 리셋 단계(t3 ~ t4)에서는, X 전국 라인쥴(X1, ..., X2)에 인가되는 전압이 제1 전압(Y2,)으로 유지된 상태에서, Y 전국 라인븀(Y1, ..., Y2)에 인가되는 전압이 제5 전압(Y24)으로부터 접지 전압(Y2)까지 지속적으로 하강된다. 여기서, 어드레스 전국 라인뚈(X1, ..., X2)에는 접지 전압(Y2)이 인가된다. 이에 따라, X 전국 라인쥴(X1, ..., X2)과 Y 전국 라인쥴(Y1, ..., Y2) 사이의 상대적으로 약한 방전으로 만하며, Y 전국 라인쥴(Y1, ..., Y2) 주위의 움국성의 벽전하듈의 일부가 X 전국 라인튬(X1, ..., X2) 주위로 이동한다(도 11 참조). 여기서, 어드레스 전국 라인쥴(A1, ..., A2)에는 접지 전압(Y2)이 인가되므로, 어드레스 전국 라인쥴(A1, ..., A2) 주위의 정국성의 벽전하셸이 약간 증가한다.

이에 따라, 이어지는 어드램성 단계에서, 선택된 어드레스 전국 라만줄(A,, ..., A)에 정국성의 표시 데이터 신호가 인가되고, Y 전국 라인출(Y,, ..., Y)에 부국성의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다.

위와 같은 본 발명의 리셋팅 방법에 의하면, 제2 리셋 단계($t2\sim t3$) 내의 후반부($t_*\sim t3$)에서 X 전극 라인醬(X_1,\ldots,X_n)에 상승 진압이 인가될에 따라, 다음과 같은 효과활을 얻을 수 있다.

첫째, 제2 리셋 단계(t2 ~ t3)에서, Y 전국 리인들(Y,, ..., Y,)과 X 전국 라인턀(X,, ..., X,) 사미에 불 필요하게 강한 방전이 일어나지 않으므로, 쫓라즈마 표시 패널의 콘트라스트를 삼승시킬 수 있다. 이에 따라, X 전국 라인턀(X,, ..., X,) 주위에 불필요하게 많은 정국성의 전하뜰이 형성되지 않으므로, 제3 리셋 단계(t3 ~ t4)에서도 Y 전국 라인튬(Y,, ..., Y,)과 X 전국 라인튬(X,, ..., X,) 사이에 불필요하게 강한 방전이 일어나지 않아, 플라즈마 표시 패널의 콘트라스트를 대욱 향상시킬 수 있다(도 12 및 13 참 조). 도 12에서, 왼쪽 곡선은 제1 전압(Y,)이 상대적으로 높은 경우에 해당되고, 마렛쪽 곡선은 제1 전압(Y,)이 상대적으로 낮은 경우에 해당된다.

3242

출패, 제2 리셋 단계(t2 ~ t3)에서, Y 전국 라인쥴(Y,, . ., Y,)과 어드레스 전국 라인쥴(A,, ..., A,) 사 미의 방진이 상대적으로 강화되어, 어드래스 전국 라인뿔(씨, ..., 씨) 주위에 형성되는 정국성의 박진하 '줄이 충분히 형성된다(도 10 참조). 이에 따라 머드레스 전국 라인들(A,, ..., A,) 주위에 최중적으로 형 성되는 정국성의 백전하를도 출본하므로(도 11 참조), 이어지는 어드레싱에 의하여 선택된 디스클레이 쇌 들에서 충분한 벽전하들이 형성될 수 있다.

重复型 京港

이상 설명된 바와 같이, 본 발명에 ID은 클라즈마 디스플램이 패널의 리섯링 방법에 의하면, 플라즈마 표 사 패넓의 콘트라스트를 높이고, 머드레싱에 의하여 선택된 디스플레이 설달에서 충분한 벽진하름이 형성 되게 할 수 있다.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

(57) 경구의 범위

경구항 1. 서로 대항 이격된 앞쪽 기판과 뒷쪽 기판을 갖고, 상기 기판을 사이에 제1 및 제2 디스톨레이 전국 라인물이 서로 나란하게 형성되고, 어드레스 전국 라인물이 상기 제1 및 제2 전국 라인물에 대하여 작교하게 형성된 둘라즈마 디스톨레이 패널의 리셋팅 방법에 있어서,

상기 제! 디스쥴레이 전국 라인들에 인가되는 전압을 제! 전압까지 지속적으로 상승시키는 제! 리셋 단계:

상기 제2 디스플레이 전국 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키는 한편, 상기 제1 디스틀레이 전국 라인들에 인가되는 전압을 상기 제1 전압보다 낮은 제3 전압 까지 지속적으로 상승시키는 제2 리셋 단계; 및


상기 제1 디스플러이 전국 라인들에 인가되는 전압을 상기 제1 전압으로 유지시킨 상태에서 상기 제2 디스튬레이 전국 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제4 전압까지 지속적으로 하강시키는 제3 리셋 단계를 포함한 출라즈마 디스튬레이 패널의 리셋팅 방법.

경구항 2. 제1항에 있어서, 상기 제2 리셋 단계에서,


상기 제1 디스플레이 전국 라인물이 전기적으로 플로팅 상태가 될으로써, 상기 제1 리셋 단계에서 상기 제1 디스플레이 전국 라인물 주위에 형성되었던 제1 국성의 박전하들의 작용으로 인하여 상기 제1 디스플 레이 전국 라인들에 인기되는 전압이 상기 제3 전압까지 지속적으로 상승되는 플라즈마 디스플레이 패널 의 리셋팅 방법.

⊊₽!


도图1








££3




<u> 5</u>24







. £25





*⊊2*6




<u>5</u>27











*5.0*0

500

도胜11



*£0*12



*도*四日

